首页 - 数据 - 低压差稳压器（LDO）详解

低压差稳压器（LDO）详解

2023-09-30 23:35

本节分享LDO的基础知识，主要来自Ti的文档《LDO基础知识》。

内容回答了这些问题：

1. 当输入电压与目标输出电压之间的压差不满足Vdropout时会发生什么？

2、决定Vdropout电压大小的因素有哪些？

3. 选择芯片后，Vdropout电压是固定的吗？与电压和电流有关系吗？

4. 温度和直流电压对滤波器电容有什么影响？

5. 如何选择LDO封装？

6、LDO输出过流会怎样？

7. 给定芯片的 PSRR 是否固定？与哪些因素有关？

8. LDO 输入输出之间并联的肖特基二极管有什么用？

压降

低压差稳压器 (LDO) 是一种调节较高电压输入产生的输出电压的简单方法。在大多数情况下，低压差稳压器易于设计和使用。然而，当今的现代应用包括各种各样的模拟和数字系统，某些系统和工作条件将决定哪种LDO最适合相关电路，因此现在我们需要关注这些决定性因素。

什么是电压降

压差VDO是指输入电压VIN必须高于所需输出电压VOUT(nom)才能实现正常稳压的最小电压差。

参见公式 1：

如果 VIN 低于该值，线性稳压器将以压差方式运行，不再调节所需的输出电压。在这种情况下，输出电压 VOUT(dropout) 将等于 VIN 减去压差电压（公式 2）：

以稳压电压为3.3V的TPS799等LDO为例：输出200mA电流时，规定TPS799的最大压差为175mV。只要输入电压为3.475V或更高，就不会影响调节过程。然而，将输入电压降至 3.375V 会导致 LDO 工作在压差状态并停止调节，如图 1 所示。

尽管输出电压应调节至 3.3V，但 TPS799 不具备维持调节所需的电压余量。因此，输出电压将开始跟随输入电压。

哪些因素决定压降？

压降主要由LDO架构决定。为了说明原因，我们来看看 P 沟道金属氧化物半导体 (PMOS) 和 N 沟道 MOS (NMOS) LDO 并比较它们的操作。

PMOS LDO

图 2 显示了 PMOS LDO 架构。为了调节所需的输出电压，反馈环路控制漏极至源极电阻 RDS。当 VIN 接近 VOUT(nom) 时，误差放大器将驱动栅源电压 VGS 负向增加，以降低 RDS，从而维持调节。

然而，在某个点，误差放大器输出将在接地时饱和，并且无法将 VGS 进一步驱动为负值。 RDS 已达到最小值。将该 RDS 值乘以输出电流 IOUT 即可得出压差电压。

请记住，随着 VGS 向负方向增加，可实现的 RDS 值越低。通过增加输入电压，VGS值可以向负方向增加。因此，PMOS架构在较高的输出电压下具有较低的压降。图 3 说明了此功能。

如图 3 所示，TPS799 的压差随着输入电压（也适用于输出电压）的增加而降低。这是因为 VGS 随着输入电压的增加而负增加。

NMOS LDO

NMOS架构如图4所示，反馈环路仍然控制RDS。然而，当 VIN 接近 VOUT(nom) 时，误差放大器会增加 VGS 以降低 RDS，从而保持调节。

在某一点，VGS 无法上升得更高，因为误差放大器输出将在电源电压 VIN 处达到饱和。当达到此状态时，RDS 处于最小值。将该值乘以输出电流 IOUT 即可得出压差电压。

然而，这可能会导致问题，因为误差放大器输出在 VIN 处饱和，并且 VGS 随着 VIN 接近 VOUT（标称值）而减小。这有助于防止超低压降。

偏置 LDO

许多 NMOS LDO 使用辅助电压轨，即偏置电压 VBIAS，如图 5 所示。

该电压轨用作误差放大器的正电源轨，并允许其输出一直摆动到高于 VIN 的 VBIAS。这种配置使 LDO 能够维持高 VGS，从而在低输出电压下实现超低压差。有时不提供辅助电压轨，但仍然需要较低输出电压下的低压差。在这种情况下，VBIAS 可以替换为内部电荷泵，如图 6 所示。

电荷泵将提升 VIN，以便误差放大器在没有外部 VBIAS 电压轨的情况下仍然可以生成更大的 VGS 值。

其他因素

除了架构之外，压降还可能受到其他几个因素的影响，如表 1 所示。

显然，压降不是静态值。虽然这些因素可能会使 LDO 选择变得更加复杂，但它们也可以帮助您选择适合您的特定条件的最佳 LDO。

LDO电容的选择

为了让LDO正常工作，需要配备输出电容。在实际应用中使用 LDO 时，选择合适的输出电容器是一个常见问题。因此，让我们探讨一下选择输出电容器时需要考虑的各种事项及其对 LDO 的影响。

什么是电容器

电容器是一种用于存储电荷的装置，包含一对或多对由绝缘体隔开的导体。电容器通常由铝、钽或陶瓷等材料制成。各种材质的电容器在系统中使用时各有优缺点，如表1所示。

陶瓷电容器通常是理想的选择，因为它们的电容变化最小并且价格较低。

什么是电容器？

电容器是用于存储电荷的器件，而电容是指存储电荷的能力。理想情况下，电容器上标记的值应与其提供的电容完全相同。但我们的情况并不理想，不能只看电容上标注的数值。稍后你会发现，电容器的电容量可能只有其额定值的10%。这可能是由于直流电压偏置降额、温度变化降额或制造商容差造成的。

直流电压降额

鉴于电容器的动态特性（以非线性方式存储和耗散电荷），在不施加外部电场的情况下可能会发生一些极化现象；这被称为“自发极化”。自发极化是由材料的非活性电场引起的，该电场提供了电容器的初始电容。向电容器施加外部直流电压会产生一个电场，该电场反转初始极化，然后“锁定”或将剩余的有源偶极子极化到位。极化与电介质内电场的方向有关。

如图 1 所示，锁定偶极子不会对交流电压瞬变做出反应；因此，有效电容低于施加直流电压之前。

图 2 显示了向电容器施加电压的效果以及产生的电容。请注意，外壳尺寸越大，电容损失越少；这是因为外壳尺寸越大，导体之间存在的电介质就越多，从而降低了电场强度并减少了锁定偶极子的数量。

温度降额

与所有电子设备一样，电容器的额定温度高于其额定性能。这种温度降额通常会导致电容器的电容量低于电容器上标记的值。表2为电容器温度系数额定值译码表。

大多数 LDO 结温范围通常为 -40°C 至 125°C。根据此温度范围，X5R 或 X7R 电容器是理想的选择。

如图3所示，温度对电容的影响远小于直流偏置降额的影响，可以使电容值降低90%。

实际应用

常见的 LDO 应用可能是从 3.6V 电池获取输入电压，并将其降压为微控制器 (1.8V) 供电。在本例中，我们使用 0603 封装的 10μF X7R 陶瓷电容器。 0603封装是指电容的尺寸：0.06in x 0.03in。

我们来确定上述电容器在本应用中的实际电容值：

A。直流偏置降额：从厂家提供的电容器直流偏置特性图（图2）可以看出，当直流偏置电压为1.8V时，电容值为7μF。

b.温度降额：基于X7R编码，如果该电容在环境温度125℃下应用，电容值将额外降低15%，此时新的电容值为5.5μF。

C。制造商容差：考虑到制造商±20%的容差，最终电容值为3.5μF。

可以看出，在上述条件下应用电容时，10μF电容的实际电容值为3.5μF。电容值已降低至标称值的65%左右。显然，并非所有上述条件都适用于所有应用，但在实际应用中使用电容器时了解电容值的范围非常重要。

虽然 LDO 和电容器乍一看似乎很简单，但还有其他因素决定 LDO 正常工作所需的有效电容。

热性能

低压差稳压器（LDO）的特点是通过将多余的功率转化为热量来实现电压调节。因此，这款集成电路非常适合低功耗或VIN和VOUT之间差异较小的应用。。考虑到这一点，在适当的封装中选择适当的 LDO 对于最大限度地提高应用性能至关重要。这对于设计人员来说是一件棘手的事情，因为最小的可用封装并不总是满足所需应用的要求。

选择 LDO 时要考虑的最重要特性之一是其热阻 (RθJA)。 RθJA 代表特定封装中 LDO 的热效率。 RθJA 值越大，表示该封装的散热效率越低，而值越小，则表示器件的散热效率越高。

封装尺寸越小，RθJA 值通常越大。

例如，TPS732 根据封装的不同，具有不同的热阻值：小外形晶体管 (SOT)-23 (2.9mm x 1.6mm) 封装的热阻为 205.9°C/W，而SOT-223 (6.5mm x 3.5mm)封装的热阻为53.1°C/W。这意味着TPS732每消耗1W功率，温度就会升高205.9°C或53.1°C。这些值可以在器件数据表的“热性能信息”部分找到，如表1所示。

您选择了正确的套餐吗？

建议 LDO 工作结温在 -40°C 至 125°C 之间；同样，这些值可以在器件数据表中找到，如表 2 所示。

这些建议温度表明该器件将按照数据表中“电气特性”表中的描述运行。公式 1 可用于确定哪种封装将在适当的温度下运行。

其中 TJ 是结温，TA 是环境温度，RθJA 是热阻（取自数据表），PD 是功耗，Iground 是接地电流（取自数据表）。

下面给出一个简单的例子，使用TPS732将5.5V电压降压至3V，输出电流为250mA，采用SOT-23和SOT-223封装。

热关断

该器件的结温为 154.72°C，不仅超出了建议的温度规格，而且非常接近热关断温度。关断温度通常为 160°C；这意味着器件结温高于 160°C 会激活器件内部的热保护电路。该热保护电路会禁用输出电路，从而使设备温度下降并防止因过热而损坏。

当器件的结温降至大约 140°C 时，热保护电路将被禁用，输出电路将重新启用。如果环境温度和/或功耗没有降低，设备可能会由于热保护电路而循环开关。如果环境温度和/或功耗没有降低，则必须更改设计以获得适当的性能。

一个明确的设计解决方案是使用更大的封装尺寸，因为器件需要在建议的温度下运行。以下是一些有助于减少卡路里摄入的提示和技巧。

增加接地层、VIN 和 VOUT 接触层的尺寸

当功率耗散时，热量通过导热垫从 LDO 散发；因此，增加印刷电路板 (PCB) 中输入、输出和接地层的尺寸将降低热阻。

如图 1 所示，接地层通常尽可能大，覆盖 PCB 上未被其他电路走线占据的大部分区域。该尺寸规则是由于许多组件都会产生返回电流，并且需要确保这些组件具有相同的参考电压。最后，接触层有助于避免可能损坏系统的压降。大接触层还有助于改善散热并最大限度地减少走线电阻。增加铜迹线尺寸并扩大热界面可以显着提高传导冷却效率。

设计多层 PCB 时，最好有一个单独的板层，其中包含覆盖整个板的接地层。这有助于将任何组件接地，而无需额外的电线。元件引脚通过电路板上的孔直接连接到包含接地层的电路板层。

串联电阻共享功耗

可以将电阻器与输入电压串联放置，以分担部分功耗；图 3 显示了这种情况的一个示例。该技术的目标是使用电阻器将输入电压降低到尽可能低的水平。

由于 LDO 需要处于饱和状态才能进行适当调节，因此可以通过添加所需的输出电压和压降来获得最小输入电压。公式 2 显示了如何计算 LDO 的这两个属性：

使用 TPS732 示例中的条件（输出 250mA，将 5.5V 调节至 3V），可以使用公式 3 计算电阻器的最大值和该电阻器消耗的最大功率：

选择一个不超过其“功耗额定值”的电阻器。该额定值表示电阻器可以在不损坏自身的情况下将多少瓦的功率转化为热量。因此，如果 VIN = 5.5V、VOUT = 3V、VDROPOUT = 0.15V（取自数据表）、IOUT = 250mA 且 IGROUND = 0.95mA（取自数据表），则：

电流限制

在某些外部条件和环境下，LDO 可能会经历意外的高电流消耗。如果此高电流传输到其他正在供电的电子系统，可能会损坏大多数电子系统以及主机电源管理电路。选择具有电流限制和内部短路保护功能的 LDO 将有助于防止这种不良影响，并在设计整体电源管理模块时提供额外的保护。

什么是电流限制功能以及它如何工作？

LDO 中的电流限制被定义为建立所施加电流的上限。与恒流源不同，LDO 按需输出电流，同时还控制总调节功率。

电流限制是通过控制 LDO 内的输出级晶体管的内部电路来实现的，请参见图 1。这是 LDO 的典型电流限制电路，通常称为“砖墙”电流限制，因为电路在以下情况下突然停止输出电流：已达到极限。在此内部电路中，LDO 测量反馈输出电压，同时测量输出电流相对于内部参考 (IREF) 的缩放图像。

砖墙电流限制

在砖墙电流限制中，定义了电流上限，LDO 逐渐增加电源电流，直到达到电流限制。一旦超过电流限制，输出电压将不再受到调节，并由负载电路的电阻 (RLOAD) 和输出电流限制 (ILIMIT) 决定（公式 1）：

只要结温在可接受的范围内 (TJ < 125°C) 并且热阻 (θJA) 允许正常功耗，传输晶体管就会继续此操作并耗散功率。当 VOUT 过低并达到温度上限时，热关断功能将断开器件连接，以保护器件免遭永久性损坏。设备冷却后，它将重新打开并继续调节。这在可能发生短路的情况下尤其重要，因为 LDO 将继续将 VOUT 调节至 0V。

例如，TI 的 TPS7A16 可以在宽电压范围内限制高电流输出。图 2 显示了 30V 输入时电流限制功能的行为示例。可以看出，一旦超过电流限制，LDO 会继续输出限制电流，但不再将 VOUT 调节至 3.3V。一旦超过 105mA 的热限制，就会启动热关断功能。

这种限流功能有利于镍镉和镍氢单节电池的充电，因为这两种类型的电池都需要恒定的电流供应。电池电压会随着电池充电而变化，TPS7A16 等 LDO 有助于将恒定电流维持在限值 (I) 内。

防止反向电流

在大多数低压差稳压器 (LDO) 中，电流沿特定方向流动，而电流沿错误方向流动可能会产生严重问题！反向电流是从 VOUT 流向 VIN 而不是从 VIN 流向 VOUT 的电流。该电流通常通过 LDO 的体二极管，而不是通过正常的导电路径，可能会导致长期可靠性问题，甚至损坏设备。

LDO 具有三个主要组件（参见图 1）：带隙基准、误差放大器和传递场效应晶体管 (FET)。在典型应用中，传递 FET 与任何标准 FET 一样在源极和漏极之间传导电流。用于创建 FET 主体的掺杂区域（称为体）连接至源极；这减少了阈值电压的变化量。

将体连接到源极的缺点是会在 FET 中产生寄生体二极管，如图 2 所示。这种寄生二极管称为体二极管。在此配置中，当输出超过输入电压加上寄生二极管的 VFB 时，体二极管将导通。流过该二极管的反向电流可能会导致温升、电迁移或闩锁效应，从而导致器件损坏。

设计 LDO 时，重要的是要考虑反向电流以及如何防止它。有四种防止反向电流的方法：其中两种在应用级实现，另两种在集成电路 (IC) 设计过程中实现。

使用肖特基二极管

如图 3 所示，在输出和输入之间使用肖特基二极管可防止 LDO 中的体二极管在输出电压超过输入电压时导通。您必须使用肖特基二极管，肖特基二极管具有较低的正向电压，而传统二极管与肖特基二极管相比具有更高的正向电压。正常工作时，肖特基二极管反向偏置，不承载任何电流。这种方法的另一个优点是，当在输出和输入之间放置肖特基二极管时，LDO 的压差电压不会增加。

在 LDO 之前使用二极管

如图 4 所示，该方法在 LDO 之前使用二极管来防止电流流回电源。这是防止反向电流的有效方法，但它也会增加防止 LDO 两端压降所需的输入电压。放置在 LDO 输入端的二极管在反向电流条件下会变为反向偏置，并且不允许任何电流流过。此方法与下一个方法类似。

添加额外的 FET

设计用于阻止反向电流的 LDO 通常会添加一个额外的 FET，以帮助防止反向电流。如图 5 所示，两个 FET 的源级背对背放置，使体二极管彼此相对。现在，当检测到反向电流条件时，其中一个晶体管将打开，电流将无法流过背对背放置的二极管。

这种方法的最大缺点之一是，使用这种架构时，压差电压基本上加倍。为了降低压差，需要增加金属氧化物半导体场效应晶体管 (MOSFET) 的尺寸，从而增加整体解决方案的尺寸。汽车应用中使用的 LDO（例如 TI 的 TPS7B7702-Q1）使用此方法来防止反向电流。

电源抑制比

低压差稳压器 (LDO) 最受欢迎的优点之一是能够衰减开关模式电源产生的电压纹波。这对于信号调节设备（例如数据转换器、锁相环 (PLL) 和时钟）尤其重要，其中噪声电源电压会影响这些设备的性能。电源抑制比 (PSRR) 仍然经常被误认为是单个静态值，因此让我们讨论一下 PSRR 是什么以及影响它的因素。

什么是 PSRR？

PSRR 是许多 LDO 数据表中列出的常见规格。它指定特定频率下的交流分量从 LDO 输入到输出的衰减程度。公式 1 将 PSRR 表示为：

公式 1 显示衰减越高，PSRR 值（以分贝为单位）就越大。（一些供应商使用负号来表示衰减，而大多数供应商（包括 TI）则不这样做。）

频率为 120Hz 或 1kHz 时指定的 PSRR 通常可以在数据表的电气特性表中找到。然而，单独使用这个参数可能无法确定给定的LDO是否满足特定的滤波要求。下面详细解释其原因。

真正适合应用的 PSRR

图 1 显示了将 12V 电源轨调节至 4.3V 的 DC/DC 转换器。后面连接的是 TPS717，这是一个用于调节 3.3V 电源轨的高 PSRR LDO。开启 4.3V 电源轨时产生的纹波为 ±50mV。 LDO 的 PSRR 将决定 TPS717 输出处剩余的纹波量。

要确定衰减程度，首先必须知道纹波发生的频率。假设本例中的相应频率为 1MHz，因为该值正好位于常见开关频率范围的中间。正如您所看到的，在 120Hz 或 1kHz 指定的 PSRR 值对此分析没有任何贡献。相反，您必须参考图 2 中的 PSRR 图。

在以下条件下，PSRR 在 1MHz 时指定为 45dB。

输入输出=150mA

VIN - VOUT = 1V

COUT = 1μF

假设这些条件对应于特定的应用条件。在这种情况下，45dB 相当于衰减系数 178。可以预期，输入端的 ±50mV 纹波将减少至输出端的 ±281μV。

改变条件

然而，假设您改变条件并决定将 VIN - VOUT 降低至 250mV，以便更有效地进行调节。那么就需要参考图3的曲线了。

可以看出，如果所有其他条件保持不变，1MHz 时的 PSRR 降低至 23dB，衰减系数为 14。这是因为互补金属氧化物半导体 (CMOS) 传输元件进入三极管（或线性）区域，即当 VIN -VOUT 的值接近压差电压时，PSRR 开始下降。（请记住，压差是输出电流和其他因素的函数。因此，较低的输出电流会降低压差，从而有助于改善 PSRR。）

改变输出电容的电容值也会产生影响，如图 4 所示。